所有這些解決方案功能都會額外增加處理器的負擔。為了成功實現(xiàn)提供可接受的語音質(zhì)量和性能的VoIP設(shè)備，開發(fā)人員必須使用能夠處理大量并發(fā)實時操作的架構(gòu)。這樣的系統(tǒng)至少需要處理4或5個并發(fā)數(shù)據(jù)流：WAN連接，一般是寬帶接口;LAN接口，如單個PC連接，或3到5個端口的以太網(wǎng)連接;至少2個語音通道;當時可能在用也可能不在用的可選WLAN接口。
為了使單個芯片支持所有這些處理功能，開發(fā)人員往往采用以硬件形式集成了許多相關(guān)VoIP組件的系統(tǒng)級芯片(SoC)處理器。這種處理器通過合理組合集成組件來控制成本，包括以太網(wǎng)連接、TDM接口、存儲器和基于硬件的特殊任務加速器。這些處理器必須能夠正確處理數(shù)據(jù)路由和應用層功能，并使數(shù)據(jù)移動不成為過重的負擔而導致瓶頸問題，從而影響對時間敏感的其它語音處理功能。
由于VoIP系統(tǒng)的分割處理特性，集成了RISC和DSP處理資源的雙處理器方案可以提供最優(yōu)的架構(gòu)，用來最有效地實現(xiàn)一個可靠的VoIP系統(tǒng)所要求的眾多組件。在專門設(shè)計處理這些任務的架構(gòu)上實現(xiàn)每個任務可以降低系統(tǒng)復雜性，并縮短開發(fā)時間。
一般來說，在RISC處理上執(zhí)行語音編碼器的內(nèi)核算法的指令數(shù)約是DSP上執(zhí)行指令數(shù)的3倍，保守地估計周期數(shù)大體上至少相當于2倍。例如僅采用RISC架構(gòu)的SoC要求處理器能夠執(zhí)行所有的VoIP組件，包括通話、網(wǎng)絡協(xié)議和路由器功能以外的語音處理操作，還要處理來自執(zhí)行錯誤架構(gòu)上的某些組件導致的2倍以上的低效任務。這種處理器需要頻率非常高的工作時鐘，從而導致更高的成本和發(fā)熱量。另外，需要特別注意對整個系統(tǒng)功能的規(guī)模調(diào)整，因為額外的處理容量成本非高，而且如果是最新推出的處理器甚至不可能實現(xiàn)。即使?jié)M足了容量要求，也必定要犧牲一定的性能或語音質(zhì)量。
與只是RISC的架構(gòu)或雙RISC、多線程架構(gòu)相比，使用雙處理器架構(gòu)劃分跨越兩個處理器的系統(tǒng)后不僅可以均衡處理負載，還能顯著降低每個處理器需要的時鐘頻率。因為功耗正比于頻率的平方，因此還能實質(zhì)性地減輕功耗和散熱問題。另外，由于雙處理器是獨立的，它們可以工作在不同的時鐘頻率，因此能夠以最低的成本最大化語音和數(shù)據(jù)處理性能。根據(jù)發(fā)展規(guī)劃，雙處理器還可以在速度、性能和功能等方面做進一步優(yōu)化，從而高效地實現(xiàn)從基本的網(wǎng)關(guān)到具有先進安全性的完整防火墻和路由器等功能。
然而，時鐘頻率和周期效率只是其中的兩大關(guān)鍵性能指標。如果沒有流經(jīng)處理器的高效數(shù)據(jù)，那么大量的數(shù)據(jù)移動將形成性能瓶頸，有可能將語音質(zhì)量劣化到不能接受的程度?？梢圆捎弥苯哟鎯ζ髟L問(DMA)機制，將處理器移出數(shù)據(jù)搬移的關(guān)鍵路徑，從而使數(shù)據(jù)到處理器之間的發(fā)送和存儲無需耗用CPU資源。例如，當DSP完成數(shù)據(jù)塊的處理后，DMA就可以將數(shù)據(jù)移到存儲器等候其它設(shè)備的訪問，這一過程無需耗用一個DSP執(zhí)行周期。彌補DMA效率的是高速內(nèi)部交換、寬的總線帶寬、數(shù)據(jù)突發(fā)功能以及無需CPU持續(xù)監(jiān)視而實現(xiàn)直接數(shù)據(jù)移動和處理的智能外設(shè)，從而達到最大化整體系統(tǒng)性能、降低時延、減少抖動效應，提高語音質(zhì)量的目的。利用這種方式，雙處理器中每個處理器都無需管理數(shù)據(jù)流，可以專注于執(zhí)行它們最擅長的處理、命令和控制功能。其它重要的數(shù)據(jù)移動技術(shù)包括：
1. 內(nèi)部總線交換
縱橫交叉(Cross-bar)功能可以有效避免擁塞效應，減少數(shù)據(jù)移動沖突，允許多個數(shù)據(jù)流同時流動，并允許并發(fā)的控制寄存器訪問。交換功能使任意兩個外設(shè)之間的數(shù)據(jù)移動無需RISC或DSP內(nèi)核的參與。
2. 處理器緩存大小調(diào)整
指令和數(shù)據(jù)緩存可以根據(jù)特定的應用處理和業(yè)務要求進行優(yōu)化。緩存以與處理器相同的速度運行可以有效減少引起處理器宕機的外部存儲器存取次數(shù)，從而提高系統(tǒng)總體性能。
3. 外部存儲器接口
一個高效的處理器如果饋入數(shù)據(jù)的速度跟不上使用數(shù)據(jù)的速度就容易宕機。存儲器訪問效率取決于總線帶寬、時鐘速度和段交錯操作(bank-interleaving)。當結(jié)合使用優(yōu)化的軟件時，性能效率最多時可以提高40%。
4. 外設(shè)配置
專用外設(shè)經(jīng)過配置可以在初始化后無需直接的RISC或DSP支持。結(jié)合分布式DMA控制和數(shù)據(jù)突發(fā)操作，可以最大化外設(shè)效率，從而無需RISC或DSP的干預就能執(zhí)行特定的任務。
